2020-11-19

MATLAB® & Simulink® FPGA/ASIC/SoC設計與驗證技術論壇

Written by

人工智慧、5G無線通訊、物聯網新時代來臨,隨著相關技術的演進及應用的推陳出新,半導體產業各家廠商更是蓄勢待發,不僅產品功能大戰愈演愈烈,更要抓緊研發時程搶奪最佳的市場先機。

然而,晶片設計必須克服幾項重大挑戰。首先,為了搭載更進階複雜的功能及邏輯運算,晶片需要具備能夠快速消化及處理龐大資料的能力,大幅增加了演算法設計的難度。再來,驗證工作往往耗費掉大把的時間與精力,甚至是在晶片階段還是發現錯誤時必須重新回頭修改設計。若是事關安全的重大錯誤不慎出現在產品階段,衍生的代價則更難以想像。因此,具備開發週期短、可靈活編程等優勢,並且在ASIC驗證扮演重要角色的FPGA成為新一代晶片設計產業所關注的大勢。

11月25日線上舉辦的【MATLAB® & Simulink® FPGA/ASIC/SoC設計與驗證技術論壇】將邀請到MathWorks®公司HDL家族的產品經理,探討如何以模型化設計工作流程來協助串接演算法設計到部署之間的各個階段,縮短研發時程、提高驗證的效率。鈦思科技資深工程師亦將以實際範例展示如何透過MATLAB & Simulink產品的協助,加速5G通訊、深度學習、馬達等應用在FPGA上的實現,協助您在AI及工業4.0物聯網的時代脫穎而出。

報名方式與報名注意事項:

1.報名截止時間: 11月23日(星期一) 23:59前,請儘早報名。

2.收到報名表後,將以 email 寄發報名確認函,不另以電話通知。請確實提供有效信箱,以接收活動重要訊息。(請盡量不要提供免費的email帳號,或請將鈦思科技網域設定為白名單)。

3.活動額滿時,提供正式完整資料者將享有優先報名的權利,請確認您提供有效信箱。

4.線上會議連結及參加方式將於會議前兩天寄發,若未收到,請與活動負責人-鈦思科技(02)2788-9300分機227 傅小姐 連繫。

5.若遇不可抗力因素,主辦單位保留調整活動內容之權利。

報名網址:https://www.terasoft.com.tw/event/seminar/2020/fpga_soc_development/index.asp?utm_source=tera&utm_medium=edm&utm_content=fpga

Read 187 times Last modified on 2020-11-20

NFU DIRECT